15 November 2008

Elemen – elemen rancangan BUS

1. Jenis BUS
Saluran bus dapat dipisahkan menjadi dua tipe umum yaitu dedicated dan multiflexed.
Sebagai contoh dedikasi fungsi adalah penggunaan alamat dedicated terpisah dan saluran data, yang merupakan suatu hal yang umum bagi bus. Namun, hal ini bukanlah hal yang penting. Misalnya, alamat dan informasi data dapat ditransmisikan melelui sejumlah saluran yang sama dengan menggunakan saluran Address Valid Control. Pada awal pemindahan data, alamat ditempatkan pada bus dan Address Valid Control diaktifkan.
Metode penggunaan saluran yang sama untuk berbagai keperluan ini dikenal sebagai time multiplexing. Keuntungan time multiplexing adalah hanya memerlukan saluran yang sedikit yang menghemat ruang dan biaya. Kerugiannya adalah diperlukan rangkaian yang lebih komplek dalam setiap modul. Terdapat juga penuruna kinerja yang cukup besar karena event-event tertentu yang menggunakan saluran secara bersama-sama tidak dapat berfungsi secara paralel.

Dedikasi fisik berkaitan dengan penggunaan multiple bus, yang masing-masing bus itu terhubung dengan hanya sebuah subset modul. Contoh yang umum adalah penggunaan bus I/O untuk menginterkoneksi seluruh modul I/O, kemudian bus ini dihubungkan dengan bus utama melalui sejenis modul adapter I/O. Keuntungan yang utama dari dedikasi fisik adalah troughput yang tinggi, karena hanya terjadi kemacetan lalu lintas daya yang kecil. Kerugian nya adalah meningkatnya ukuran dan biaya sistem.

2. Metode Arbitrasi
Bermacam-macam metode secara garis besarnya dapat digolongkan sebagai metode tersentralisasi dan metode distribusi. Pada metode tersentralisasi, sebuah perangkat hardware, yang dikenal sebagai pengotrol bus atau arbitrer, bertanggung jawab atas alokasi waktu pada bus, Mungkin perangkat berbentuk modul atau bagian CPU yang terpisah. Pada metode terdistribusi, tidak terdapat pengontrolan sentral. Melainkan setiap moduil terdiri dari acces control logic dan modul-modul bekerja sama untuk memekai bus bersama-sama. Pada kedua metode arbitrasi tujannya adalah untuik menugaskan sebuah perangkat baik CPU atau modul I/O, bertindak sebagai master. Kemudian master dapat memeulai transfer data baca atau tulis dengan menggunakan perangkat-perangkat lainnya, yang bekerja sebagai slave bagi pertukaran data yang khusus ini

3. Pewaktuan (Timing)
Timing berkaitan dengan cara terjadinya event dikoordinasikan pada bus. Dengan timing asinkron, terjadinya sebuah event pada bus mengikuti dan tergantung pada event sebelumnya. CPU menempatkan alamat ddan membaca sinya pada bus. Setelah berhenti untuk memberi kesempatan sinya ini menjadi stabil., CPU mengeluarkan sinya MSYN (master syn), yang menandakan keberadaan alamat yang valid dan sinyal komtrol. Modul memori memberikan respons dengan data dan sinyal SSYN (slave syn), yang menunjukan respons. Timing sinkron lebih mudah untuk diimplementasikan dan ditest. Namun timing ini kurang flexibel dibandingkan dengean timing asinkron. Karena semua perangkat pada bus sinkron terkait dengan kelejuan waktu yang tetapmaka sistem tidak dapat memanfaatkan peningkatan kinerja. Dengan timing sinkron, campuran antara perangkat yang lambat dan cepat, baik dengan menggunakan teknologi lama maupun baru, dapat menggunakan bus secara bersama-sama.

4. Lebar BUS
Konsep lebar bus data dapat mempengaruhi kinerja sistem, semakin besar bit yang dapat ditransferkan pada suatu saat. Lebar bus alamat mempengaruhi pada kapasitas sistem, semakin lebar bus alamat, semakin besar range lokasi yang dapat direferensi.

5. Jenis Transfer Data
Semua bus mendukung transfer baca (master ke slave) dan tulis (slave ke master). Untuk operasi baca, biasanya terdapat waktu tunggu pada saat data sedang diambil dari slave untuk ditaruh pada bus. Baik bagi operasi baca mupun tulis, mungkin terdapat delay bila hal itu diperlukan untuk melalui arbitrasi agar mendapatkan kontrol bus untuk sisa operasi. Bagi operasi tulis master menaruh data pada bus data begitu alamat telah stabil dan slave telah mampunyai kesempatan untuk mengetahui alamatnya. Bagi operasi baca, slave menaruh data pada bus data begitu slave mengetahui alamtnya dan telah mengambil data. Operasi baca-modifikasi-tulis merupakan suatu operasi baca yang diikuti oleh operasi tulis ke alamat yang sama. Tujuan dari kemampuan ini adalah untuk melindungi sumber-sumberdaya memory yang dapat dipakai bersama-sama didalam sistem multiprogramming. Operasi baca-setelah-tulis merupakan operasi yang tidak dapat dibagi-bagi yang berisi operasi baca dari alamat yang sama. Operasi baca dibentuk untuk tujuan pemeriksaan. Sebagai sistem bus juga mendukung transfer data blok. Dalam hal ini, sebuah siklus alamat diikuti oleh n sistem siklus data. Butir data pertama ditransfer ke alamat tertentu atau ditransfer dari alamat tertentu, butir-butir data lainnya ditransfer ke alamat-alamat berikutnya atau transfer dari alamat-alamat berikutnya.

6. PCI (Peripheral Component Interconnect)
Merupakan bus yang tidak tergantung processor dan berbandwidth tinggi yang dapat berfungsi sebagai bus mezzanine atau bua peripheral. Dibandingkan dengan spesifikasi bus lainnya, PCI memberikan sistem yang lebih baik bagi subsystem I/O berkecepatan tinggi (misalnya Grapic display adapter, network interface controller, disk controller, dll). PCI dirancang mendukung bermacan-macam konfigurasi berbasis mikroprosesor baik sistem mikroprosesor tunggal maupun banyak, karena itu PCI memberikan sejumlah fungsi untuk kebutuhan umum. PCI memenfaatkan timing sinkron dan pola arbitrasi tersntralisasi.



Related Posts [Artikel Terkait]



posting by jideblack
 
| Info Teknologi | Music | Informatika | Blogger Tips | SEO Blogger Indonesia Counter Powered by  RedCounter

Info teknologi free download download mp3 info tips rach-man facebook tutorial free lyrik 3gp lokal avi forum no free sex haram sekolah smu gratis uang kaya optimasi video indonesia lokal gadis cantik murah musik new perawan search update teknik SEO Adsense blog indonesia jide palangkaraya komputer hardware jaringan bali virgin anti virus